Siemens Digital Industries Software bietet mit Tessent™ RTL Pro eine innovative Softwarelösung, die Designteams für integrierte Schaltkreise (IC) dabei unterstützt, eine breite Palette kritischer Design-for-Test (DFT)-Aufgaben für ihre Designs der nächsten Generation zu optimieren und zu beschleunigen.
Da IC-Designs immer größer und komplexer werden, müssen Ingenieure Probleme mit der Testbarkeit in den frühestmöglichen Designphasen identifizieren und angehen. Die Tessent-Software von Siemens hilft Kunden dabei, diesen Bedarf zu decken, indem sie die Analyse und das Einfügen eines Großteils ihrer DFT-Logik in einem sehr frühen Stadium des Designablaufs ermöglicht, eine schnelle Synthese durchführt und dann ATPG (automatische Testmustergenerierung) ausführt, um abweichende Blöcke zu identifizieren und zu adressieren und geeignete Maßnahmen zu ergreifen.
Tessent RTL Pro erweitert die branchenführenden Designbearbeitungsfunktionen des Tessent-Portfolios und automatisiert die Analyse und das Einfügen von Testpunkten, Wrapper-Zellen und X‑Bounding-Logik zu einem früheren Zeitpunkt im Designablauf. Dies kann Kunden dabei helfen, Designzyklen zu verkürzen und die Testbarkeit ihrer Designs zu verbessern. Im Gegensatz zu konkurrierenden Lösungen verarbeitet Tessent RTL Pro komplexe Verilog- und SystemVerilog-Konstrukte, wobei das Aussehen und die Haptik des ursprünglichen RTL-Designs beibehalten werden.
Renesas, ein führendes Halbleiterunternehmen, hat Tessent RTL Pro eingeführt, um seine Shift-Left-Bemühungen weiter voranzutreiben. „Der Einsatz von Tessent RTL Pro für unser Halbleiterdesign der nächsten Generation in der Automobilindustrie ermöglicht es uns, unsere Shift-Left-Strategie zu erweitern und die Iterationen des konventionellen Designablaufs zu reduzieren. All dies ist möglich, während wir unsere branchenführende Abdeckung und Musteranzahl beibehalten“, sagte Tatsuya Saito, Senior Principal EDA Engineer, Digital Design Technology Department, Shared R&D EDA Division Renesas Electronics Corporation. „Die Möglichkeit, unseren Backend- und Verifikationsteams dieselbe, vollständige Designansicht mit der gesamten Tessent-IP, einschließlich der VersaPoint-Testpunkte in RTL, zur Verfügung zu stellen, ist für unsere Wettbewerbsfähigkeit von entscheidender Bedeutung.“
Die neue Lösung arbeitet mit den marktführenden Tessent DFT-Tools von Siemens zusammen und bietet branchenweit einmalige Funktionen. Tessent RTL Pro ermöglicht die Analyse der RTL-Komplexität und ihrer Anpassungsfähigkeit für das Einfügen von Testpunkten. Dabei wird bewertet, ob die RTL-Struktur des Kunden effizient bearbeitet werden kann, was ein entscheidender Faktor beim Hinzufügen von Testpunkten im gesamten Design ist. Diese innovative Funktion kann Kunden dabei helfen, die Durchlaufzeit ihres Designs zu verkürzen und die Markteinführung zu beschleunigen.
Die „Shift-Left“-Funktionalität von Tessent RTL Pro trägt auch dazu bei, die Möglichkeiten von Drittanbieter-Tools zur Optimierung von Fläche und Timing zu verbessern, wenn DFT-Logik vor der Synthese hinzugefügt wird, sodass nur die Scan-Einfügung für die Gate-Ebene übrig bleibt. Das Einfügen des Designs erfolgt in der RTL-Entwicklungsphase mit RTL-Ausgabe, was eine nahtlose Integration mit Synthese- und Verifizierungssoftware von Drittanbietern ermöglicht. Darüber hinaus erzeugt RTL Pro Designdateien, die mit allen nachgelagerten Synthese- oder Verifizierungsabläufen funktionieren, ohne dass ein geschlossener Prozess erforderlich ist.
„Tessent RTL Pro setzt Siemens’ Bestreben fort, Chipdesignern und DFT-Ingenieuren die fortschrittlichsten Lösungen der Branche für ihre Designabläufe anzubieten“, sagte Ankur Gupta, Vice President und General Manager, Tessent Division, Siemens Digital Industries Software. „Dank der Möglichkeit, Wrapper-Zellen, X‑Bounding-Logik und VersaPoint-Testpunkte in der RTL-Designphase zu analysieren und einzufügen, können Kunden jetzt ihre Shift-Left-Initiativen erweitern, indem sie die Testbarkeit ihrer Designs erheblich verbessern.“
